BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-353831

(43) Date of publication of application: 19.12.2000

(51)Int.CI.

H01L 39/22

H03F 19/00

(21)Application number: 11-163213

(71)Applicant: FUJITSU LTD

INTERNATL SUPERCONDUCTIVITY

TECHNOLOGY CENTER

(22)Date of filing:

10.06.1999

(72)Inventor: HARADA NAOKI


YOSHIDA AKIRA

(54) SUPERCONDUCTING JUNCTION AND SUPERCONDUCTING CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a superconducting junction which can be operated at a fast speed by low energy by making an effective Mc Cumber coefficient which depends on electrostatic capacity of a capacitor part larger than a specified value and making an operating current flowing to a junction part during generation of a voltage in a junction part larger than a minimum current value which can maintain a voltage.

SOLUTION: In a latch-type circuit, a high temperature superconducting junction can provide hysterisis to its I-V characteristic by connecting a capacitor part Cs to a junction part J1 in parallel. Furthermore, a Mc Cumber coefficient Bc is adjusted and the relation between an operating current lop flowing to the junction part J during generation of a voltage of the junction part J and a minimum current value Imin which can maintain a voltage is also adjusted to surely develop hysterisis. The Mc Camber coefficient Bc is featured by hysteresis characteristic of a Josephson junction $\beta c=2\pi IcCR2/8$ phiv; o. Here, Ic is the



ッチ型回路

superconducting current, C is the electrostatic capacity and ϕo is the magnetic flux. When β c>1, hysteresis develops.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出職公開發号

特開2000-353831

(P2000-353831A)

(43)公開日 平成12年12月19日(2000.12.19)

(51) Int.CL'	織別記号	FΙ	ラーマュード(参考)
HOIL 39/22	ZAA	HO1L 39/22	ZAAA 4M113
			ZAAK
H 0 3 P 19/00	ZAA	HO3F 19/00	ZAA

審査請求 宗請求 請求項の数4 OL (全 10 頁)


(21)出顯番号	特顧平11-163213	(71) 出庭人 000005223
		官士逼株式会社
(22)出廢日	平成11年6月10日(1999.6.10)	神奈川県川崎市中原区上小田中4丁目1巻
		1号
		(71)出願人 391004481
		財団法人国際超電溝産業技術研究センター
		東京都港区新橋 5 丁目34 番 3 号 荣追開発
		ピル6階
		(72)発明者 原田 直播
		神奈川県川崎市中原区上小田中4丁目1番
		1号 宫士通徐式会社内
		(74)代理人 100072590
		弁理士 井桁 貞一
		最終頁に続く

(54) 【発明の名称】 超伝導接合及び超伝導回路

(57)【要約】

【課題】 高温超伝導体を用いたヒステリシスを有しないショセフソン接合により超高速、低エネルギーで動作可能な超伝導接合を提供する。

【解決手段】 接合部 J、 にキャパシタ部 C 。を並列接続することにより、高温超低準接合の I - V 特性にヒステリシスを持たせるとともに、マッカンバー係数 B 。 > 1 且つ動作電流 I 。 > 最小電流 I 。 。 を満たすように、各値を調節 U 。 回路構成を行なう。



ラッチ型回路

(2)

【特許請求の範囲】

【詰求項 1 】 ジョセフソン接合を構成する一対の超伝 導体からなる接合部と、

前記接合部の前記各超伝導体に各端が接続されたキャパシタ部とを有する複合構造とされており、

前記キャパシタ部の静電容量に依存する裏効的なマッカンパー係数が1より大きく。且つ前記接合部の電圧発生時に前記接合部に流れる助作電流が電圧維持可能な最小電流値よりも大きくなるように設定されていることを特徴とする超伝導接合。

【請求項2】 前記接合部及び前記キャパシタ部を有してなる前記複合構造が1段又は複数段設けられて起伝導接合を含むループが形成されていることを特徴とする請求項1に記載の起伝導接合。

【請求項3】 - 墓板上に、層間絶縁勝を挟んで下部超伝 連購及び上部超伝連膜が積層形成されており、

前記層間絶縁膜の一部に震通孔が形成され、前記質通孔 内でバリヤ膜を介して前記下部超伝導膜及び前記上部超 伝導膜の各一部が前記一対の超伝導体として前記接合部 を構成するとともに、

前記層間絶縁膜を挟んだ前記下部超伝導膜及び前記上部 超伝導膜により前記キャバンタ部を構成することを特徴 とする請求項1に記載の超伝導接合。

【請求項4】 バイアス電流が供給される端子と、出力信号が送出される端子と、入力信号が供給される端子とを含むともに、1つ又は複数の超任導接合を含むルーフが接続されてなる超伝導回路であって、

前記ループは、

ジョセフソン接合を構成する一対の超圧導体からなる接 台部と、

前記接合部の前記各超伝導体に各端が接続されたキャパシタ部とを有し、

前記キャパシタ部の静電容量に依存する実効的なマッカンバー係数が1より大きく。且つ前記接合部の電圧発生時に前記接合部に流れる動作電流が電圧維持可能な最小電流値よりも大きくなるように設定されていることを特徴とする超伝導回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ジョセフソン接合 40 を用いた超伝導接合及び超伝導回路に関する。

[0002]

【従来の技術】超伝導回路(超伝導ディジタル回路)は、超高速で動作し、消費電力が極めて低いという特徴を持っており、特殊の高速情報処理システムの構成要素として期待されている。超伝導ディジタル回路のうち、高温超伝導接合を用いた単一磁束置子(Single Flux Quantum: SFQ)回路は、特に超高速、低エネルギーで動作するという特徴を持っており、早急な開発への要請が高い。

[0003]

【発明が解決しようとする課題】しかしながら、高温超伝導体を用いたSFQ回路は、その動作電圧が1 (m V)程度と極めて微小値であり、この程度の電圧で半導体機器を作動させることは不可能であるため、実際の情報処理機器を構成するには単磁束置子回路の電気信号を何らかの手段で取り出し、室温環境内で機能する所定の半導体機器に接続することを要する。そこで、両者の間にインターフェイスとなる増幅回路を介在させ、SFQ10 回路の信号振幅を半導体機器を駆動できる10 (mV)程度まで増幅する必要がある。

2

【①①①4】半導体機器へのインターフェイスとなる増幅回路としては、図15に示すように、ラッチ型の増幅回路が提案されている。図中、Jはジョセフソン接合を用いた超伝導接合、Viaは入力端子、Viaは出力場子、I。はバイアス電流、Ri~Riは入出力分離用抵抗である。この増幅回路(いわゆるジョセフソン昇電圧ドライバ)を接続することで数十(mV)の出力を得ることができ、高電圧化し易い。このため良好なS/N比2のを保つことができ、誤動作の確率を減らすことができるという点で、当該増幅回路はインターフェイスとして望ましい特性を持つ。

【0005】ところがこのラッチ型の増幅回路は、超電 連接合に電流ー電圧(1-V)特性にヒステリンスを有 するニオビウム(ND)等の金属系の低温超伝導体で実 現されるものである。従って、1-V特性にヒステリシ スを持たない高温超伝導体をそのまま用いたのでは増幅 回路を構成することはできないという問題がある。

【0006】また、図16に示すように、金属系超伝導体では超伝導量子干渉デバイス(SQUID)を直列に数十個接続して電圧を上げる方法を適用した回路が提案されている。図中、し、し、は磁気的結合のためのインダクタ、Jはジョセフソン接合を用いた超伝導接合である。しかしこの方法により10(mV)程度の出力線幅を得るためには数百個以上の接合数が必要となり、極めて困難であって現実的でない。

【0007】とのように、高温超伝導体を用いた増幅回路は、超高速・低エネルギー動作を可能とするSFQ回路のインターフェイスとして極めて重要視されているにも係わらず、簡易且つコンパクトな構成でこれを実現することは難しいという現状にある。

【0008】そこで本発明は、高温超伝導体を用いたヒステリシスを有しないジョセフソン接合により超高速、低エネルギーで動作可能な超伝導接合を提供することを目的とし、更にはこの超伝導接合を有し、SFQ回路と各種半導体回路との間のインターフェイスとして良好に機能する高出力の超伝導回路や、当該超伝導回路がSFQ回路及びラッチ回路と混載されてなる超伝導回路チップ及びこれが記超伝導回路を備えた超伝導回路チップ及びこれと連結された他の超伝導回路チップを有する超伝導回路

9/15/2004

システム、前記超伝導回路を備えた超伝導回路チップ及 びこれと連結された各種半導体回路を有する低温 - 室温 間の超伝導回路システムを提供することを目的とする。 [0009]

3

【課題を解決するための手段】本発明は、上述の課題を 解決するため、以下に示す手段を有する。

【①①10】第1の手段は、超伝導接合を対象としたも のであり、ジョセフソン接合を構成する一対の超任導体 からなる接合部と、前記接合部の前記各組伝導体に各端 が接続されたキャパシタ部とを有する複合構造とされて 10 おり、前記キャバシタ部の静電容量に依存する実効的な マッカンバー係数が1より大きく、且つ前記接合部の電 圧発生時に前記接合部に流れる動作電流が電圧維持可能 な最小電流値よりも大きくなるように設定されているこ とを特徴とする。

【①①11】とこで、前記接合部及び前記キャパシタ部 を有してなる前記復合構造を!段又は複数段設けて超伝 導接合を含むループを形成しても好適である。

【0012】また、具体的な前記キャパシタ部の構成 は、墓板上に、層間絶縁膜を挟んで下部超伝導膜及び上 20 部超伝導膜が積層形成されており、前記層間絶繰膜の一 部に普通孔が形成され、前記貫通孔内でバリヤ膜を介し て前記下部超伝導膜及び前記上部超伝導膜の各一部が前 記一対の超伝導体として前記接合部を構成するととも に、前記層間絶縁膜を挟んだ前記下部超伝導膜及び前記 上部超伝導膜から構成するととが好適である。

【①①13】第2の手段は、バイアス電流が供給される 鑑子と、出力信号が送出される鑑子と、入力信号が供給 される鑑子とを含むとともに、1つ又は複数の超伝導接 る。この第2の手段は、前記ループが、ジョセフソン接 台を構成する一対の超伝導体からなる接合部と、前記接 台部の前記各超伝導体に各端が接続されたキャパシタ部 とを有し、前記キャパシタ部の静電容量に依存する真効 的なマッカンバー係数が1より大きく、且つ前記接合部 の電圧発生時に前記接合部に流れる動作電流が電圧維持 可能な最小電流値よりも大きくなるように設定されてい ることを特徴とする。

$\{0014\}$

【作用】通常の高温超伝導接合はその 1-V 特性にヒス 40 テリシスを有しないため、この接合部をそのまま用いて ラッチ型回路を構成することはできない。本発明では、 接合部にキャパシタ部を並列に接続することによりヒス テリシスを鈴たせることが可能となり、見には回路構成 と共に各パラメータを適正値に選ぶことにより高温超伝 導接合を用いた高速で動作する安定なラッチ型回路を標 成することができる。

【0015】具体的には、バラメータとして先ずマッカ ンバー係数8。を1より大きい所定値とすれば、I-V

ョセフソン接合を持つ接合部にキャパシタ部が並列接続 されているため、マッカンバー係数B。がキャパシタ部 の辞電容置に依存し、これに比例する。従って、マッカ ンバー係数β、をβ、>1を満たす所定値とするには、 静電容置を実効的に増加させるために所定数のキャパシ タ部を並列に設ければよい。

【0016】更に、パラメータとして、接合部の電圧発 生時に接合部に流れる動作電流!。。を、電圧維持可能な 最小電流値!。。よりも大きくなるように設定する。即 ち、「・・>」。。を満たすように動作電流!。。を設定す ることにより、キルヒホッフの袪則が成立して安定な電 圧状態が現れる。

【0017】とのように、接合部にキャパシタ部を並列 に接続することに加え、マッカンバー係数♂。を♂。> 1. 且つ動作電流!..を1...>!...。を満たすように設 定し、例えばキャパシタ部を複数並列に接続する回路標 成を行なうことにより、高温超伝導接合を用いて高速で 動作する安定なラッチ型回路が実現する。

[0018]

【発明の実施の形態】以下、本発明を適用した好適な実 施形態について図面を参照しながら詳細に説明する。 【0019】(第1の真施形態)先ず、第1の実施形態

について述べる。ここでは 高温超伝導接合を用いたラ ッチ型回路の基本的(原理的)構成について例示する。 図1は、本真ែ形態のラッチ型回路の基本的模成例を示 す回路図である。図1中、 I., は入力端子、V。」。 は出 力端子、「」はバイアス電流源(不図示)から供給され たバイアス電流、J、は高温超伝導接合部、C、は接合 部」、と並列に接続されたキャパシタ部、R、は負荷抵 台を含むループが接続されてなる超伝導回路を対象とす。30 抗である。この高温超伝導接合は、YBCOを超伝導電 極とする接合を想定しているが、ヒステリシスを持たな い良好なジョセフソン接合であればこれに限らない。ま た金属系ジョセフソン接合でも微細化が進むとノンヒス テリシス特性に近くなることが予想されており、本実施 形態はそのような接合にも適用できる。

> 【0020】本実施形態のラッチ型回路においては、接 台部J、にキャパシタ部C、を並列接続することによ り、高温超伝導接合はそのI-V特性にヒステリシスを **鈴たせることが可能となり、更には確実にヒステリシス** を出現させるためにマッカンバー係数℃。を調節すると ともに、接台部」、の電圧発生時に接合部」、に流れる 動作電流!。。と電圧維持可能な最小電流値!。。。との関 係を調節する。

> 【10021】先ず、マッカンバー係数と、の調節につい て説明する。ジョセフソン接合のヒステリシス特性は、 $\beta_{i} = 2\pi i_{i} CR^{i} / \Phi_{o}$

によって特徴付けられる。ここで、「」は超伝導電流、 Cは辞電容費、中、は磁束を示す。上式において、B。 >1であればヒステリシスが現れる。高温超伝導接合は 特性にヒステリシスが現れる。本発明の超伝導接合はジ 50 静電容置Cが小さいために、8。く1となってヒステリ

シスは生じないが、接合部」、に並列に所定の辞電容置 を有するキャパンタ部で、を接続することにより実効的 なお、を増大化させ、ヒステリシスを持たせることがで キス

【① 0 2 2 】続いて、動作電流 ! 。。と最小電流値 I 。。 との関係について説明する。ラッチ型回路を構成するために重要なもう一つのパラメータは電圧維持可能な最小 電流 I 。。。である。図2に図1のラッチ型回路の I - V 特性曲線と負荷線との関係を示す。図2に示すように、 ! - V特性曲線と負荷線に2つの交点が存在し、A点は 10

超任導状態、B点は電圧状態を表している。ことで、B 点が安定であるためには、動作電流 I。の値が

 $i_{oo} = i_{\bullet} R_{L} / (R_{L} + R_{N}) > I_{nia}$

を満たす必要がある。ことで、R。は接合のノーマル抵抗である。単一接合の imm。は図3に示すようにマッカンバー係数 β。と関係があり、β。が大きいほど小さくなる(川辺縞「超伝導エレクトロニクス」:丸善出版)。

【0023】要するに、高温超伝導接合を用いてラッチ型回路を構成するために必要な条件は、β。>1且つ 1 29。。>1_{n+1}を満たすことである。

【①①24】本実施形態のラッチ型回路では出力電圧を高くするため。図4に示すように、ジョセフソン接合を複数段直並列に接続しても好適である。具体的には、超伝導接合として、接合部J、及びキャバシタ部C、を有してなる複合構造が複数段(図示の例ではN=4段)直列に接続され、更にこれら複合構造が設けられた技が複数本(図示の例では2本)並列に接続される。

【0025】 このように構成されたラッチ型回路において、 B_c と 1_{occ} に構成されたラッチ型回路において、 B_c と 1_{occ} により調べた。仮定した接合の特性は 1_c = 250 (μ A)、 1_{occ} R = 8 (Ω) とし、 1_{occ} R = 50 (Ω) とした。 Nを1本の核における前記接合構造の段数とし、N=4、10の場合について、 1_{occ} 1 n 1 n 0 n 0 n 0 n 0 n 1 n 1 n 0 n 0 n 0 n 1 n 1 n 0 n 1 n 1 n 1 n 1 n 1 n 1 n 1 n 1 n 1 n 1 n 2 n 2 n 2 n 2 n 2 n 3 n 2 n 2 n 3 n 3 n 4 n 2 n 3 n 4 n 2 n 3 n 4 n 2 n 3 n 4 n

【0026】次に、N=10の場合における、ラッチ型回路の出力増子V。。からの出力増圧の立ち上がり時間でのC。依存性を調べた結果を図6に示す。C。が大きいほどでも大きくなり、増帽器として要求される高速性の制限からC。の上限が決まる。10(GH2)で動作させるためには立ち上がり時間は15(ps)程度が必要と考えると。C。<1(pF)を満たすことを要する。即ち、N=10のとき。

(). 3 (pF) <C, <1 (pF) となる。 【①①27】とのように、前記復合構造の段数(N値)によって異なるものの、 $B_c > 1$ 及び $I_{co} > I_{min}$ の要請と増幅器に要求される高速性の要請との調和を考慮すれば、 C_c の適正値は概ね。

0. 1 (pF) <C_s <1 (pF)

と見積もることが妥当であると考える。

【0028】なお、最小電流 I、、。は接合部 J、に流れるパイアス電流 I。の周波数にも依存するため、図5に示した特性が唯一のものではなく、従って C、も動作周波数にあわせて設計する必要がある。シミュレーションによれば動作周波数が高くなるほど I、、。は小さくなる傾向が見られた。

【0029】以上を踏まえ、本実施形態のラッチ型回路の回路動作を計算機シミュレートした結果を図7に示す。(a)が入力端子 I 。からの入力電流及びバイアス電流 I 。の時間変化の様子を、(b)がこれらに伴った出力端子 V 。。からの出力電圧の時間変化の様子をそれぞれ示している。各条件としては、入力電流を50(μ A)、バイアス電流を220(μ A)とし、C。を1(μ F)、 μ 。を50とした。図7(a)、(b)から、確かに良好なラッチ動作が実現しており、2(μ V)の出力電圧が得られたことが判る。

【りり30】とこで、本東総形態のラッチ型回路における構造上の特徴について、特に接合部」、とキャバシタ部で、からなる複合構造を有する超圧導接合1の構造について説明する。超伝導接合1は、図8に示すように、基板2上に、層間絶縁膜3を挟んで下部超伝導膜4及び上部超伝導膜5が積層形成されており、層間絶縁膜3の一部に貫通孔6が形成され、貫通孔6内でバリヤ膜7を介して下部超圧導膜4及び上部超伝導膜5の各一部が対向して接合部」、が形成されるとともに、層間絶縁膜3を換んだ下部超圧導膜4及び上部超圧導膜5によりキャバシタ部で、が形成されて構成されている。

【0.031】とこで、層間絶縁膜3はいわゆるLAST(Lac.sSr.o.o(Alc.sTac.o.o)の。)を、下部超伝導膜4及び上部超伝導膜5はYBCO(YBa.o.o)を、バリヤ競7は1TO(Indium Tin G xide: SneF-プしたInOs)をそれぞれ付替とする薄膜である。層間絶縁膜3の厚みdは200nm程度とされ、バリヤ膜7は塵界電流が250(μ A)。トンネル抵抗が8(Ω)のものである。

【0032】このような接合において、臨界電流密度として10(kA/cm⁴)程度、超任期電流1。とノーマル抵抗R。との領1。R。として1(mV)程度が期待できる。マッカンバー係数度。の大きさは下部超伝導膜4と上部超任導膜5との重なり面積に依存するため、度。として度。>1を満たす所定値を得るには、上部超伝導膜5の面積が接合部」。の面積の10倍以上とする必要がある。具体的には、接合部」。を一辺V、が2μ50m程度の矩形とし、接合部」。上の上部超伝導膜5を一

辺W。が9μm程度の矩形とすると、上部超伝導膜5の 面積が接合部」、の面積の約20倍となり、実効的な8 。を7程度とすることができる。

【10033】また、接合部1、の周辺の層間絶縁機を高 諸電率、真効性を考慮すれば100以上の諸電率を有す る材料で形成することにより、上部超伝導膜5の面積を 縮小化させることができる。具体的には、図9に示すよ うに、接合部J、の周辺に高誘電膜であるSrTiO。 薄膜8を形成する。このSェT10,は温度60(K) 機成と同等の€、を得るためには、接合部J、上の上部 超伝導膜5を矩形状であれば一辺W。が2.2 μ m程度 のものとすれば良い。従ってこの場合。上部超伝導膜5 の面積を接合」、の面積より10%程度大きくするだけ で済むため、超伝導接合の微小化に寄与することにな

【①①34】以上説明したように、第1の実施形態によ れば、接合部」、にキャパシタ部で、を並列に接続する ことに加え、マッカンバー係数 β 。を β 。>1. 且つ動 作電流!。。を1。。>!。」。 を満たすように設定し、例え 20 ばキャパシタ部C。を複数直並列に接続する回路構成を | 行なうことにより、高温超伝導体を用いたヒステリシス を有しないジョセフソン接合により超高速、低エネルギ ーで動作する安定なラッチ型回路が実現する。

【()()35】(第2の実施形態)次に、本発明の第2の 実施形態について説明する。この第2の実施形態では、 高温超伝導接合を用いた単一磁束置子(SFQ)回路と ラッチ型回路とのインターフェイスとして機能するSF Q/ラッチ変換回路について例示する。なお、第1の真 施形態で説明した構成部科等と同一のものについては同 30 とを1チップ内に復載した例について説明する。なお、 符号を記して説明を省略する。

【0036】図10は、本実施形態のSFQ/ラッチ変 換回路の一例を示す回路図である。図中、Vょな入力総 子. V。... は出力繼子、I. はバイアス電流、J., J 』は高温超伝導接合部、Css、Cssは接合部Js 、J。 とそれぞれ並列に接続されたキャパシタ部、R、は負荷 抵抗である。ことで、J、とCェの複合構造を有する組 伝導接合11及びJ。とCいからなる複合構造を有する 超圧導接合12では、第1の実施形態と同様にマッカン バー係数8。 動作電流 1。及び最小電流 1。。 につい 40 て B、>1目つ!。。>I 、、が成立するように調節さ れている。

【0037】とこで、入力端子Viaに接続されたSFQ 回路から超伝導状態のSFQパルスが入力すると、超伝 導接合11,12がほぼ同時に安定的に電圧状態に遷移 し、出力鑑子ソ。。。から所期の安定した電圧状態の出力 が得られることになる。

【0038】本実施形態のSFQ/ラッチ変換回路では 出力電圧を高くするため、図11に示すように、上記の 例で1。とC.,からなる複合構造を有する超伝導接合1 50 SFQ回路システムのチップ間インターフェイスについ

2が設けられてなるループ10において、ジョセフソン 接合を複数個直並列に接続しても好酒である。具体的に は、超伝導接合として、超伝導接合12の複合構造が複 数段(図示の例ではN=10段)直列に接続され、更に これら複合構造が設けられた核が複数本(図示の例では 2本) 並列に接続される。この場合 ループ10の各接 台部」。のパリヤ膜は各々独立に設けられており、共有 にはされていない。

【①039】との変換回路も第1の実施形態と同様に単 付近で比誘電率が約1000となる材料であり、図8の 10 一磁束置子(SFQ)パルスで動作する。当該多段構造 の超伝導接合のループを備えた変換回路における動作電 流 I。。は280(μA)であり、前述の図5によればC sは(). 3pF以上であれば!..> late の要件を満た し、十分な増幅効果を得るためには例えば1(pF)と すれば良い。

> 【0040】以上説明したように、第2の実施形態によ れば、接合部J、、J、にキャパシタ部C、、、C、、を並 列に接続することに加え、マッカンバー係数β。をβ。 >1. 且つ動作電流!。。を1.,>! ", を満たすように 設定し、例えば」、とCいからなる複合構造を複数直並 列に接続してループを形成し回路模成を行なり。これに より、超高速、低エネルギーで動作する安定なラッチ動 作が可能となり、SFQ回路とラッチ型回路と間の好適 なインターフェイスが実現する。

> 【()()41】(第3の真総形態)次に、本発明の第3の 実施形態について説明する。この第3の実施形態では、 超伝導体を用いた情報処理機器において、高温超伝導接 台を用いた単一越東置子(SFQ)回路及びラッチ型回 路と第2の実施形態で説明したSFQ/ラッチ変換回路 第2の実施形態で説明した構成部材等と同一のものにつ いては同符号を記して説明を省略する。

> 【0042】図12は、本実施形態の混載チップの模成 を示す模式図である。図示の如く、この復載チップ31 は、SFQ回路21とラッチ型回路22とが両者の絹間 として機能する第2の冥脳形態のSFQ/ラッチ変換回 路23(図10参照)を介して接続され、1チップ内に **複載され構成されている。このように、高速の処理が必** 要な部分にはSFQ回路21を用い、メモリ周辺回路の ような高速の駆動能力を必要する部分にはラッチ型回路 22を用いる。

> 【0043】第3の実施形態によれば、SFQ回路21 及びラッチ型回路22と共に変換回路23を1チップ内 に混載することにより、超高速、低エネルギーで動作す る安定なラッチ助作を可能とするのみならず、半導体チ ップ等に要求される小型化の要請に十分に応えることが できる。

> 【10044】(第4の箕槌形態)次に、本発明の第4の 実施形態について説明する。この第4の実施形態では、

て例示する。なお、第3の実施形態で説明した構成部材 等と同一のものについては同符号を記して説明を省略す る.

【0045】図13は、第4の実施形態のSFQ回路シ ステムの構成を示す模式図である。図示の如く、このシ ステムは、SFQ回路21及びこのSFQ回路21に接 続された第2の実施形態のSFQ/ラッチ変換回路23 (図10春照) が搭載されたチップ32と、少なくとも SFQ回路24を搭載したチップ33とを有しており、 チップ32とチップ33との間で両者を連結する伝送路 19 25を介して電気信号の授受が行なわれるものである。 距離の長いチップ間で信号の授受を行なうには素子に高 い駆動能力が必要であり、それにはラッチ型回路が適し ている。

【0046】第4の実施形態によれば、チップ間インタ ーフェイスの駆動回路として変換回路23を用い、超高 速、低エネルギーで動作する安定なラッチ動作を可能と するのみならず、チップ32、33間の離間距離が比較 的長い場合でも、両者間で正確且つ迅速な信号伝達を行 なうことが可能となる。

【()()47】(第5の実施形態)次に、本発明の第5の 真ែ形態について説明する。この第5の真施形態では、 SFQ回路と室温の機器間のインターフェイスについて 例示する。なお、第3の実施形態で説明した構成部材等 と同一のものについては同符号を記して説明を省略す る.

【()()48】図14は、第5の実施形態のSFQ/半導 体回路システムの構成を示す模式図である。図示の如 く、このシステムは、低温下において機能するSFQ回 路21及びこのSFQ回路21に接続された第2の実施 30 れている。 形態のSFQ/ラッチ変換回路26が搭載されたチップ 34と、所定のアンプ28及び窒温下において機能する 所期の半導体回路35とを有しており、チップ34と半 導体回路35との間で両者を連結する任送路27を介し て電気信号の授受が行なわれるものである。ここで、変 換回路26としては、高い増幅機能が要求されるため、 図11に示す多段標準のループ10を備えた変換回路を 適用すれば良い。S/Nの向上のためには高い出力電圧 が必要であり、それにはやはりラッチ型回路が適してい

【10049】第5の実施形態によれば、低温・室温間イ ンターフェイスの駆動回路として変換回路26を用い、 超高速、低エネルギーで動作する安定なラッチ動作を可 能とするのみならず、SFQ回路21と半導体回路35 間における高いS/Nの正確且つ迅速な信号伝達を行な うととが可能となる。

【0050】なお、以下に示すような種々の應樣も本発 明の内容をなす。

【①①51】本発明の超任導接台の一態様においては、 前記キャパシタ部の静電容量が(). 1 (pF)~1()

(pF)の範囲内の所定値とされている。

【りり52】本発明の超伝導接合の一態様において、前 記キャパシタ部は、前記接合部の領層方向に当該接合部 と電気的に並列となるように設けられている。

【りり53】本発明の超圧導接合の一態機においては、 前記上部超伝導膜の面積が前記接合部の面積の1()倍以 上の所定値とされている。

【10054】本発明の超任導接台の一態機においては、 前記層間絶縁膜の少なくとも前記接合部近傍の部位が1 (1)以上の比談電率を有する絶縁材料からなる。

【0055】本発明の超任導接合の一態様において、少 なくとも1つの前記ループは、前記接合部及び前記キャ パシタ部を有してなる前記複合構造が複数段直列に接続 され、更に複数段の前記接合機造の技が複数本並列に接 続されて形成されてなるものである。

【10056】本発明の超伝導回路チップは、単一磁東量 子回路と、ラッチ回路と、前記単一磁束置子回路と前記 ラッチ回路との間に介在する超伝導回路とが同一チップ 内に混載されてなる超伝導回路チップであって、前記超 20 伝導回路は、バイアス電流が供給される幾子と、出力信 号が送出される端子と、入方信号が供給される端子とを 含むとともに、1つ又は複数の超伝導接合を含むループ が接続されてなるものであり、前記ループは、ジョセフ ソン接合を構成する一対の超伝導体からなる接合部と、 前記接合部の前記各超伝導体に各端が接続されたキャバ シタ郎とを有し、前記キャバシタ部の静電容置に依存す る実効的なマッカンバー係数が1より大きく、且つ前記 接合部の電圧発生時に前記接合部に流れる動作電流が電 圧維持可能な最小電流値よりも大きくなるように設定さ

【0057】本発明の超伝導回路チップの一應様におい て、少なくとも1つの前記ループは、前記接合部及び前 記キャパシタ部を有してなる前記復合構造が複数段直列 に接続され、更に複数段の前記複合構造の核が複数本並 列に接続されて形成されてなるものである。

【りり58】本発明の超伝導回路システムは、単一磁束 置子回路と、前記単一磁束量子回路に接続された超伝導 回路とを備えた第1の超伝導回路チップと、少なくとも 単一磁束量子回路を備えた第2の超伝導回路チップとが 40 頷けられており 前記第1の超伝導回路チップと前記第 2の超伝導回路チップとの間で両者を迫結する伝送路を 介して電気信号の授受が行なわれる超伝導回路システム であって、前記超伝導回路は、バイアス電流が供給され る端子と、出力信号が送出される端子と、入力信号が供 給される蝎子とを含むとともに、1つ又は彼数の超伝導 接合を含むループが接続されてなるものであり、前記ル ープは、ジョセフソン接合を構成する一対の超圧導体か らなる接合部と、前記接合部の前記各超伝導体に各端が 接続されたキャパシタ部とを有し、前記キャパシタ部の 50 静電容置に依存する真効的なマッカンバー係数が1より

(7)

大きく、且つ前記接合部の電圧発生時に前記接合部に流 れる動作電流が電圧維持可能な最小電流値よりも大きく なるように設定されている。

【()()59】本発明の超伝導回路システムの一態様にお いて、少なくとも1つの前記ルーフは、前記接合部及び 前記キャパシタ部を有してなる前記複合構造が複数段直 列に接続され、更に複数段の前記復合構造の核が複数本 並列に接続されて形成されてなるものである。

【りり60】本発明の超伝導回路システムは、単一磁束 回路とを有し、低温環境内で機能する超伝導回路チップ と、室温環境内で機能する半導体回路とが設けられてお り、前記超伝導回路チップと前記半導体回路との間で両 者を連結する伝送路を介して電気信号の授受が行なわれ ることを特徴とする超伝導回路システムであって、前記 超圧導回路は、バイアス電流が供給される端子と、出力 信号が送出される蝎子と、入力信号が供給される端子と を含むとともに、1つ又は複数の超伝導接合を含むルー プが接続されてなるものであり、前記ループは、ジョセ フソン接合を構成する一対の超伝導体からなる接合部 と、前記接合部の前記各超伝導体に各端が接続されたキ ャパシタ部とを得し、前記キャパシタ部の静電容量に依 存する実効的なマッカンバー係数が1より大きく。且つ 前記接合部の電圧発生時に前記接合部に流れる動作電流 が電圧維持可能な最小電流値よりも大きくなるように設 定されている。

【1)()61】本発明の超伝導回路システムの一態様にお いて、少なくとも1つの前記ループは、前記接合部及び 前記キャパシタ部を有してなる前記複合構造が複数段直 列に接続され、更に複数段の前記複合構造の核が複数本 30 図である。 並列に接続されて形成されてなるものである。

[0062]

【発明の効果】本発明によれば、高温超伝導体を用いた ヒステリシスを有しないジョセフソン接合により超高 速。低エネルギーで動作可能な超伝導接合を提供するこ とを目的とし、更には超伝導接台を育し、SFQ回路と 各種半導体回路との間のインターフェイスとして良好に 機能する高出力の超伝導回路や、当該超伝導回路がSF Q回路及びラッチ回路と混載されてなる超伝導回路チッ プ、前記超伝導回路を備えた超伝導回路チップ及びこれ 40 6 貫通孔 と連結された他の超伝導回路チップを有する超伝導回路 システム、前記超伝導回路を備えた超伝導回路チップ及 びこれと連結された各種半導体回路を有する超圧導回路 システムを実現することが可能となる。

【図面の簡単な説明】

【図1】第1の実施形態のラッチ型回路の基本的構成例 を示す回路図である。

【図2】図1に示したラッチ型回路の1-V特性曲線と 負荷線との関係を示す特性図である。

【図3】単接合の電圧維持可能な最小電流!... とマッ 50 28 アンプ

カンバー係数品。との関係を示す特性図である。

【図4】接合部及びキャパシタ部を有してなる複合構造 を複数段直並列に接続されたラッチ型回路の基本的模成 例を示す回路図である。

【図5】複数の段数が4及び10の場合について、動作 電流 I。。,最小電流 Inin のキャバシタ部の容量C

。 (ひいてはマッカンバー係数β。) 依存性を示す特性 図である。

【図6】複数の段数が!()の場合における、ラッチ型回 置于回路と、前記単一磁束量子回路に接続された超伝導 10 路の出力端子V。。。からの出力管圧の立ち上がり時間で のC、依存性を示す特性図である。

> 【図7】第1の実施形態のラッチ型回路の回路動作を計 算機シミュレートした結果を示す特性図である。

> 【図8】第1の実施形態のラッチ型回路における構造上 の特徴である複合構造を示す機略断面図である。

【図9】前記複合標造の他の例を示す概略断面図であ

【図10】第2の実施形態のSFQ/ラッチ変換回路の 一例を示す回路図である。

20 【図11】SFQ/ラッチ変換回路の超伝導接合のルー プにおいて、複合構造を複数段直並列に接続された一例 を示す回路図である。

【図12】第3の実施形態の混載チップの構成を示す模 式図である。

【図13】第4の実施形態のSFQ回路システムの構成 を示す模式図である。

【図14】第5の実施形態のSFQ/半導体回路システ ムの構成を示す模式図である。


【図15】従来のラッチ型の増幅回路の一例を示す回路

【図16】SQUIDを直列に数十個接続して電圧を上 げる方法を適用した従来の増幅回路の一例を示す回路図 である。


【符号の説明】


- 1. 11, 12 超伝導接合
- 2 基板
- 3 層間絶縁膜
- 4 下部超伝導膜
- 5 上部超伝導膜
- - 7 バリヤ膜
 - 8 SrTiO, 薄膜
 - 10 ループ
 - J、~J」 接合部
 - C, C, C, C, キャパシタ部 (の静電容置)
 - 21.24 SFQ回路
 - 22 ラッチ型回路
 - 23、26 SFQ/ラッチ変換回路
 - 25、27 任送路


http://www4.ipdl.jpo.go.jp/tjcontenttrns.ipdl?N0000=21&N0400=image/gif&N0401=/NS...













本免明を用いたSFQ入力で動作するラッチ型増保器

(10)


特開2000-353831





チップ間インターフェイスに本発钥を用いた SFQ回路ケップの構成

[図14]



低温・室温陶インターフェイスに本発明を用いた 短伝孝システムの機成

フロントページの続き

(72)発明者 吉田 晃 神奈川県川崎市中原区上小田中4丁目1香 1号 富士通株式会社内

Fターム(参考) 4M13 AA06 AA16 AA24 AD01 AD14 AD18 AD21 AD57 AD58 CA34



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000353831 A

(43) Date of publication of application: 19.12.00

(51) Int. CI

H01L 39/22 H03F 19/00

(21) Application number: 11163213

(22) Date of filing: 10.06.99

(71) Applicant:

FUJITSU LTD INTERNATL

SUPERCONDUCTIVITY

TECHNOLOGY CENTER

(72) Inventor:

HARADA NAOKI YOSHIDA AKIRA

(54) SUPERCONDUCTING JUNCTION AND SUPERCONDUCTING CIRCUIT


(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a superconducting junction which can be operated at a fast speed by low energy by making an effective Mc Cumber coefficient which depends on electrostatic capacity of a capacitor part larger than a specified value and making an operating current flowing to a junction part during generation of a voltage in a junction part larger than a minimum current value which can maintain a voltage.

SOLUTION: In a latch-type circuit, a high temperature superconducting junction can provide hysterisis to its I-V characteristic by connecting a capacitor part Cs to a junction part J1 in parallel. Furthermore, a Mc Cumber coefficient Bc is adjusted and the relation between an operating current lop flowing to the junction part J during generation of a voltage of the junction part J and a minimum current value Imin which can maintain a voltage is also adjusted to surely develop hysterisis. The Mc Camber coefficient &c is featured by hysteresis characteristic of Josephson junction $\beta c=2\pi lcCR2/\ϕo.$ Here. lc is superconducting current, C is the electrostatic capacity

and ϕo is the magnetic flux. When $\beta c>1$, hysteresis develops.

COPYRIGHT: (C)2000,JPO



ラッチ型回路

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: ____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.